CENELEC
International Standards and Conformity Assessment
for all electrical, electronic and related technologies
CLC/SR 93 |
Berichtersekratarit SR 93 (Disbanded) |

Verweis,Titel | Downloads |
|---|---|
Definitive Text - EN 61926-1:2000 Entwurfsautomatisierung bei der Entwicklung - Teil 1: Genormte Sprache für Testbeschreibungen für alle Objekte - Allgemeingebräuchliche Abkürzungen in der Testbeschreibungssprache für alle Objekte (C/ATLAS) | |
Definitive Text - ENV 50208-6:1997 Einheltliches Format zum Datenaustausch für simulierte und gemessene Größen | |
Definitive Text - EN 61691-3-2:2001 Verhaltensebenensprache - Teil 3-2: Mathematische Operationen für VHDL | |
Definitive Text - EN 61523-2:2002 Berechnung von Verzögerung und Leistungsaufnahme beim Entwurf von Chips - Teil 2: Vorgezogene Berechnung der Verzögerung für CMOS-ASIC-Bibliotheken | |
Definitive Text - EN 61691-2:2001 Verhaltensebenensprache - Teil 2: System für mehrwertige Logik für das VHDL-Interoperabilitätsmodell | |
Definitive Text - EN 61690-1:2000 Datenaustauschformat für die Entwicklung elektronischer Schaltungen (EDIF) - Teil 1: Version 3.0.0 | |
Definitive Text - EN 62014-1:2002 Bibliotheken für die Entwurfsautomatisierung - Teil 1: Spezifikation von Eigenschaften von I/O Buffern (IBIS Version 3.2) | |
Definitive Text - EN 61523-1:2002 Berechnung von Verzögerung und Leistungsaufnahme beim Entwurf von Chips - Teil 1: System zur Berechnung von Verzögerung und Leistungsaufnahme integrierter Schaltkreise (IC) | |
Definitive Text - EN 61691-3-3:2001 Verhaltensebenensprache - Teil 3-3: Synthese mit VHDL | |
Definitive Text - EN 61690-2:2000 Datenaustauschformat für die Entwicklung elektronischer Schaltungen (EDIF) - Teil 2: Version 4.0.0 |
